Библиотеки, написани на VHDL

pyxhdl

Python Frontend за VHDL и Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Курс Github Repo за вградени FPGA от Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX за TRS-80 Модел 100, 102, 200.
  • 7

fiate

Автоматично тестово оборудване за инжектиране на грешки.
  • 6
  • Apache License 2.0

upduino-projects

Различни VHDL проекти, върху които съм работил за Upduino v2.0 и v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

BYU Pynq PR Видео тръбопровод Хардуер.
  • 6

cyc1000-rsu

Проектът CYC1000 FPGA Remote System Upgrade.
  • 6
  • MIT

WARP_Core

Процесорно ядро ​​Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

свързваща шина, написана на VHDL за достъп до данни в FPGA модули.
  • 5
  • MIT

video_processing

Обработка на видео в реално време на FPGA.
  • 4

hVHDL_gigabit_ethernet

VHDL библиотека за синтезируем минимален гигабитов Ethernet с интерфейс RGMII, минимални анализатори на Ethernet, ip и udp заглавки..
  • 4
  • MIT

minitel2.0

Изграждане на модерно изчислително устройство от стар минител за домашни приложения.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Tectonics Open Hardware Sandbox.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Интеграция на Deep Learning Processing Unit (DPU IP) с Application Processing Unit (APU) с помощта на (Zynq-7000 PS) в Xilinx Vivado Design Suite.
  • 2

es4

Код за Tufts ES4 Въведение в цифровата електроника.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: базирани на Midway MCR3 игри.
  • 2

Smallpond

Чисто нова RISC архитектура, създадена в CSE 490.
  • 2
  • MIT

BBC_DemiSTify

ДемиСТифициран BBC micro.
  • 0

sin_lut

Проста, параметризирана таблица за търсене на синус.
  • 0

VHDL_real_time_simulation

Прост проект за публикация в блог с синтезируеми модели на преобразуватели на долара.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Това беше последният проект за компютърна архитектура CS-401. Микропроцесорът е изграден с помощта на VHDL в Xilinx Vivado. Моята група реши да изгради нещо подобно на графичен процесор, който може да прави много прости изчисления едновременно.
  • 0

EdgeDetectionAccelerator

FPGA-базиран ускорител за откриване на граници на изображения.
  • 0
  • MIT

MaquinaDeVendas

Projeto apresentado para obtenção de nota parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
  • 0