Библиотеки, написани на Verilog
Piccolo
RISC-V CPU, прост 3-степенен тръбопровод, за приложения от нисък клас (напр. вградени, IoT) (от CTSRD-CHERI).
- 5
- Apache License 2.0
kasirga_gok_2023
Kasırga - Gök Sayısal İşlemci Kategorisi RISC-V İşlemci Tasarımı.
- 5
- GNU General Public License v3.0 only
Kiwi-Project-Samples
Примерни проекти за uLab Kiwi FPGA + ESP32 и платките за разработка Kiwi Lite.
- 4
rv32-cpu
Първият ми успешен опит за изграждане на RISC-V CPU..
- 2
- GNU General Public License v3.0 only
SDRAM_Controller_Verilog
Този SDRAM контролер е за MT48LC32M16 SDRAM. Този модул е проектиран при предположението, че тактовата честота е 100MHz.
- 2
Verilog_UDP_TCP
Module giải mã và đóng gói cho các giao thức IP/TCP+UDP. Разполагате с Verilog. Đề tài thực hiện cho Đồ án thiết kế luận lý..
- 1
- MIT
psram-tang-nano-9k
Контролер PSRAM/HyperRAM с отворен код за Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA (от dominicbeesley).
- 1
- Apache License 2.0