Библиотеки, написани на Verilog

xfcp

Разширяема FPGA платформа за управление.
  • 44
  • MIT

zbasic

Основна ZipCPU система, предназначена както за тестване, така и за бързо интегриране в нови системи.
  • 38

interpolation

Техники за цифрова интерполация, приложени към цифровата обработка на сигнали.
  • 37

Verilog_Calculator_Matrix_Multiplication

Това е прост проект, който показва как да умножите две 3x3 матрици във Verilog..
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Atari ST/STe ядро ​​за FPGA.
  • 30

demo-projects

Демо проекти за различни Kintex FPGA платки (от openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Teenage Mutant Ninja Turtles на Konami за платформата MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Цялата работа, свързана с YC / NTSC & PAL енкодера за MiSTerFPGA.
  • 29
  • MIT

fftdemo

Демонстрация, показваща как няколко компонента могат да бъдат съставени за изграждане на симулирана спектрограма.
  • 28

neorv32-verilog

♻️ Преобразувайте процесора NEORV32 в синтезируем обикновен Verilog netlist модул с помощта на GHDL..
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

Ядрото A2O беше продължение на A2I, написано на Verilog и поддържаше по-малък брой нишки от A2I, но по-висока производителност на нишка, използвайки изпълнение извън реда (преименуване на регистър, резервационни станции, буфер за завършване) и магазин опашка. Сега се актуализира за съответствие и интегриране в отворени проекти. (от OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Конкретно внедряване на Sobel Edge Detection на камера OV7670 и на неподвижни изображения.
  • 27
  • MIT

dbgbus

Колекция от шини за отстраняване на грешки, разработени и представени на zipcpu.com.
  • 27

jt89

sn76489съвместимо Verilog ядро, с акцент върху внедряването на FPGA и съвместимостта на Megadrive/Master System.
  • 26
  • GNU General Public License v3.0 only

gateware

IP подмодули, форматирани за по-лесно CI интегриране.
  • 24
  • GNU General Public License v3.0

boxlambda

FPGA базиран микрокомпютър пясъчник за софтуер и RTL експериментиране.
  • 24
  • MIT

psram-tang-nano-9k

Контролер PSRAM/HyperRAM с отворен код за Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Ръководство за комплексно програмируемо логическо устройство (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Стрийминг в реално време на камера OV7670 през VGA с резолюция 640x480 при 30fps.
  • 21
  • MIT

Rosebud

Рамка за FPGA-ускорена разработка на Middlebox.
  • 20
  • MIT

color3

Информация за eeColor Color3 HDMI FPGA платка.
  • 19
  • MIT

RISC-V

Проектиране на RV32I Core във Verilog HDL с разширение Zicsr.
  • 19
  • MIT

ice40_power

Анализ на мощността на устройствата ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

Базирана на ZipCPU демонстрация на платката MAX1000 FPGA.
  • 17

icozip

ZipCPU демонстрационен порт за icoboard.
  • 16

caravel_fulgor_opamp

Тествайте операционен усилвател с общо предназначение на чип с помощта на Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

Дизайнерски файлове за отворения хардуерен NeoGeo MVS към AES конвертор.
  • 15
  • GNU General Public License v3.0 only

dyract

DyRACT хранилище с отворен код.
  • 14

cia-verilog

Внедряване на 8250 комплексен интерфейсен адаптер (CIA) във Verilog.
  • 14