Библиотеки, написани на Verilog
axis_udp
Това хранилище съдържа проста реализация на UDP/IP стек с 64-битов интерфейс AXI-Stream. ICMP и ARP заявките се поддържат частично. Проектът беше тестван на Xilinx 7-серия FPGA с 10G Ethernet MAC IP-ядро.
- 12
- MIT
gowin_flipflop_drainer
Тестов случай за стрес тестване на Tang Nano 4K и 9K и Primer 20K (Gowin FPGA).
- 11
ULX3S_FPGA_Camera_Streaming
Дизайнерски файлове на Verilog и Icestudio файл за поточно предаване на камерата OV7670 с помощта на ULX3S FPGA платка.
- 10
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Дизайнерски файлове на Verilog и Icestudio файл за Sobel Edge Detection с камера OV7670, използваща ULX3S FPGA платка.
- 8
- MIT
dbus_ti_link_uart_verilog
Реализация на Verilog dbus (TI трансферна шина) и мост към UART. Високоефективна връзка с TI калкулатори като TI-89..
- 8
- MIT
USBKeyboard
Директен интерфейс с USB и Verilog контрол на светодиодите на дисплея и преобразуване в PS/2..
- 8
HDMI_testikuva
Sipeed Tang Nano 4K FPGA реализация на картината за статична настройка, която гледах по телевизията като дете..
- 6
clash-pong
Pong в Haskell / Clash, работещ като софтуер, използващ SDL, и като хардуер, насочен към FPGA.
- 6
- MIT