Библиотеки, написани на Verilog

picorv32

PicoRV32 - RISC-V CPU с оптимизиран размер.
  • 2.5k
  • ISC

darkriscv

opensouce RISC-V процесорно ядро, внедрено във Verilog от нулата за една нощ!.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Verilog Ethernet компоненти за внедряване на FPGA.
  • 1.6k
  • MIT

corundum

FPGA базирана NIC с отворен код и платформа за изчисления в мрежата.
  • 1.2k
  • GNU General Public License v3.0

hdl

HDL библиотеки и проекти.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Малко, леко, RISC CPU меко ядро.
  • 1.1k

serv

SERV - SErial RISC-V CPU.
  • 1.1k
  • ISC

verilog-axi

Verilog AXI компоненти за внедряване на FPGA.
  • 992
  • MIT

oh

Библиотека Verilog за дизайнери на ASIC и FPGA (от aolofsson).
  • 971
  • MIT

OpenROAD

Унифицираното приложение на OpenROAD, прилагащо RTL към GDS Flow. Документация на https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - OpenC910 Core.
  • 844
  • Apache License 2.0

uhd

Хранилището на USRP™ хардуерни драйвери.
  • 821
  • GNU General Public License v3.0

riscv

RISC-V CPU Core (RV32IM) (от ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Verilog PCI express компоненти.
  • 713
  • MIT

open-fpga-verilog-tutorial

Научете как да проектирате цифрови системи и да ги синтезирате в FPGA, като използвате само инструменти с отворен код.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Екосистема с отворен код за отворени FPGA платки.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

FPGA IP генератор с отворен код (от lnis-uofu).
  • 607
  • MIT

biriscv

32-битов суперскаларен RISC-V процесор.
  • 598
  • Apache License 2.0

microwatt

Малък Open POWER ISA софткор, написан на VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Изходни файлове и файлове с документация за USB C индустриален проект за камера, това хранилище съдържа печатни платки, FPGA, камера и USB заедно с FPGA фърмуер и източник на фърмуер на USB контролер.
  • 553

riscv_vhdl

Реализация на преносима RISC-V система върху чип: RTL, дебъгер и симулатори.
  • 519
  • Apache License 2.0

riscv-formal

RISC-V формална рамка за проверка.
  • 489
  • ISC

OpenTimer

Високоефективен инструмент за анализ на времето за VLSI системи.
  • 437
  • GNU General Public License v3.0

vroom

VRoom! RISC-V CPU (от MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Искате по-бърз ML процесор? Направи го сам! -- Рамка за игра с персонализирани кодове за операции за ускоряване на TensorFlow Lite за микроконтролери (TFLM)...... Онлайн урок: https://google.github.io/CFU-Playground/ За справочни документи вижте връзката по-долу..
  • 393
  • Apache License 2.0

litepcie

Малък отпечатък и конфигурируемо PCIe ядро.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: Стандартна библиотека с шаблони за SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Автобусни мостове и други препятствия.
  • 368

convolution_network_on_FPGA

CNN ускорение на virtex-7 FPGA с verilog HDL.
  • 345