Библиотеки, написани на Verilog
darkriscv
opensouce RISC-V процесорно ядро, внедрено във Verilog от нулата за една нощ!.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
FPGA базирана NIC с отворен код и платформа за изчисления в мрежата.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Унифицираното приложение на OpenROAD, прилагащо RTL към GDS Flow. Документация на https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Научете как да проектирате цифрови системи и да ги синтезирате в FPGA, като използвате само инструменти с отворен код.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Екосистема с отворен код за отворени FPGA платки.
- 650
- GNU General Public License v3.0 only
USB_C_Industrial_Camera_FPGA_USB3
Изходни файлове и файлове с документация за USB C индустриален проект за камера, това хранилище съдържа печатни платки, FPGA, камера и USB заедно с FPGA фърмуер и източник на фърмуер на USB контролер.
- 553
riscv_vhdl
Реализация на преносима RISC-V система върху чип: RTL, дебъгер и симулатори.
- 519
- Apache License 2.0
OpenTimer
Високоефективен инструмент за анализ на времето за VLSI системи.
- 437
- GNU General Public License v3.0
CFU-Playground
Искате по-бърз ML процесор? Направи го сам! -- Рамка за игра с персонализирани кодове за операции за ускоряване на TensorFlow Lite за микроконтролери (TFLM)...... Онлайн урок: https://google.github.io/CFU-Playground/ За справочни документи вижте връзката по-долу..
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: Стандартна библиотека с шаблони за SystemVerilog.
- 369
- GNU General Public License v3.0